CH3513 datasheet(2/4 Pages) WCH

2 / 4 page

CH351 手册（三）

２

52,10,50,51

GND,GND0

电源

公共接地端

41-48

D7～D0

三态双向

8 位并行数据输入及输出，内置上拉，接单片机数据总线

9,8,14

A2～A0

输入

3 位地址输入，内置微弱上拉，接单片机地址总线

RD#

输入

读选通信号输入，低有效，内置上拉，接单片机读控制

WR#

输入

写选通信号输入，低有效，内置上拉，接单片机写控制

CS#

输入

片选控制输入，低电平有效，内置上拉电阻

INT#

开漏输出

中断请求信号输出，低电平有效

RST#

输入

复位控制输入，低电平有效，内置上拉电阻

32-25

X0～X7

三态输出

及输入

第一组扩展 GPIO 通用输入输出引脚，内置微弱上拉电阻

23-18,

16-15

X8～X15

三态输出

及输入

第二组扩展 GPIO 通用输入输出引脚，内置微弱上拉电阻

7-1,

X16～X23

三态输出

及输入

第三组扩展 GPIO 通用输入输出引脚，内置微弱上拉电阻

61-54

X24～X31

三态输出

及输入

第四组扩展 GPIO 通用输入输出引脚，内置微弱上拉电阻

11,13,24,

33-36,

49,62,63

NC.

保留引脚

禁止连接

4、功能说明

4.1. 并口操作

CH351 芯片提供了通用的 8 位被动并行接口。其信号线包括：8 位双向数据总线 D7～D0、3 位地

址输入引脚 A2～A0、读选通输入引脚 RD#、写选通输入引脚 WR#、片选输入引脚 CS#。通过被动并行

接口，CH351 芯片可以很方便地挂接到各种 8 位、16 位甚至 32 位单片机、DSP、MCU 的系统总线上，

并且可以与多个外围器件共存。

CH351 芯片的 CS#由地址译码电路驱动，用于当单片机具有多个外围器件时进行设备选择。

对于类似 Intel 并口时序的单片机，CH351 芯片的 RD#引脚和 WR#引脚可以分别连接到单片机的

读选通输出引脚和写选通输出引脚。对于类似 Motorola 并口时序的单片机，CH351 芯片的 RD#引脚应

该接低电平，并且 WR#引脚连接到单片机的读写方向输出引脚 R/-W。

下表为并口操作的真值表（表中 X 代表不关心此位，Z 代表 CH351 的 D7-D0 三态禁止）。

CS#

WR#

RD#

A2-A0

D7-D0

对 CH351 芯片的实际操作

XXX

X/Z

未选中 CH351，不进行任何操作

XXX

X/Z

虽然选中但无操作，不进行任何操作

1/X

100

输入

写入 CH351 的第一组 GPIO 的方向控制寄存器

1/X

000

输入

写入 CH351 的第一组 GPIO 的内部输出数据寄存器

1/X

101

输入

写入 CH351 的第二组 GPIO 的方向控制寄存器

1/X

001

输入

写入 CH351 的第二组 GPIO 的内部输出数据寄存器

1/X

110

输入

写入 CH351 的第三组 GPIO 的方向控制寄存器

1/X

010

输入

写入 CH351 的第三组 GPIO 的内部输出数据寄存器

1/X

111

输入

写入 CH351 的第四组 GPIO 的方向控制寄存器

1/X

011

输入

写入 CH351 的第四组 GPIO 的内部输出数据寄存器

X00

输出

将 CH351 的第一组 GPIO 的引脚输入状态读出

X01

输出

将 CH351 的第二组 GPIO 的引脚输入状态读出

X10

输出

将 CH351 的第三组 GPIO 的引脚输入状态读出

X11

输出

将 CH351 的第四组 GPIO 的引脚输入状态读出

CH3513 数据表(PDF) 2 Page - Nanjing Qinheng Microelectronics Co., Ltd.

CH3513 数据表(HTML) 2 Page - Nanjing Qinheng Microelectronics Co., Ltd.

Html Pages

1 2 3 4

数据表下载

链接网址

CH3513 数据表(PDF) 2 Page - Nanjing Qinheng Microelectronics Co., Ltd.

CH3513 数据表(HTML) 2 Page - Nanjing Qinheng Microelectronics Co., Ltd.

Html Pages

1 2 3 4

数据表 下载

链接网址

数据表下载