 |
数据搜索系统，热门电子元器件搜索 |
|
|
数据搜索系统，热门电子元器件搜索 |
|
HT6017 数据表(PDF) 33 Page - Hi-trend Technology (Shanghai) Co., Ltd. |
|
|
|||||||||||||||||||||||||||||
HT6017 数据表(HTML) 33 Page - Hi-trend Technology (Shanghai) Co., Ltd. |
|
|
33 / 161 page  HT6X1X 用户手册 版权归钜泉光电科技（上海）股份有限公司所有 http://www.hitrendtech.com Page33 of 161 Rev1.9 Write: Reset: 0 0 0 0 0 0 1 0 位 功能描述 WCLKEN 时钟配置寄存器写保护位 如果用户要更改系统时钟选择，必须同时将 WCLKEN 位置 1，例如:‘b1xxxxxxx， 才可以对系统时钟选择位 SYSCLK_SEL[2:0]进行写操作。 SYSCLK_SEL[2:0] 系统时钟选择控制位： 1. 系统时钟可作为芯片内部硬件外设模块的时钟源，经分频后也可作为 CPU 和 GPIO 的时钟源。 2. 复位后，系统时钟默认为内部高频 RC 时钟 Fhrc（SYSCLK _SEL[2:0]=010）。 3. 当选择内部低频时钟 Flf 作为系统时钟时，检测到低频时钟 Flf 发生停振， 此时系统会由硬件强制将 Fsys 切换到内部低速 RC 时钟 Flrc，同时系统时钟 控制位 SYSCLK_SEL[2:0]被置为 000 4. 当选择 PLL 输出时钟 Fpll 作为系统时钟时，检测到低频时钟 Flf）或者 PLL 发生停振，此时系统会由硬件强制将 Fsys 切换到内部低速 RC 时钟 Flrc，同 时系统时钟控制位 SYSCLK_SEL[2:0]被置为 000。 5. 当选择 PLL 做系统时钟时，必须先打开 PLL 时钟（CLKCTRL0 的 bit4） SYSCLK_SEL[2:0] 系统时钟选择Fsys 0 0 0 Flrc 0 0 1 Flf 0 1 0 Fhrc(Default) 0 1 1 Fpll 1 X X 保留 JTAGSTA （芯片状态指示寄存器） 基地址： 0x4000F000 偏移地址： 08H Bit15 14 13 12 11 10 9 Bit8 Read: X X X X X X X X Write: Reset: 0 0 0 0 0 0 0 0 Bit7 6 5 4 3 2 1 Bit0 Read: X X X X X X FLAG X Write: Reset: 0 0 0 0 0 0 0 1 位 功能描述 FLAG 该位用于指示芯片是否处于 JTAG 调试状态 0：表示芯片处于正常运行状态。 1：表示芯片处于调试状态。 注：bit0 的值默认为 1，用户无须更改该位。 |
|
链接网址 |
| ALLDATASHEET是否为您带来帮助? [ DONATE ] |
关于 Alldatasheet | 广告服务 | 联系我们 | 隐私政策 | 数据表链接 | 链接交换 | 制造商名单 All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |
Chinese ▼
English
Chinese
German
Japanese
Russian
Korean
Spanish
French
Italian
Portuguese
Polish
Vietnamese
Indian
Mexican
British
New Zealand
