Block Diagram

Note: The address/data pins are available in various combinations (see the address/data table).

Pin Assignment

2

July 12, 1999

D at a S hi f t

R egi s t e r

O sci l l a t o r

Bu f f e r

S y n c . D e te c t o r

D i v i der

C o m p ar at or

C o m p ar at or

Bu f f e r

T r a n s m i s s i o n G a te C i r c u i t

D a ta D e t e c to r

C ont r o l Logi c

OS C 1

OS C 2

DI N

VD D

V S S

VT

Da t a

L a t ch C i r cu i t

A ddr es s

8 - A ddr e s s

4- D a t a

12- A d d r ess

0 - D a t a

A0

A1

A2

A3

A4

A5

A6

A7

VS S

VD D

VT

OS C 1

OS C 2

DI N

D1 1

D1 0

D9

D8

1

2

3

4

5

6

7

8

9

18

17

16

15

14

13

12

11

10

12- A d d r ess

0 - D a t a

A0

A1

A2

A3

A4

A5

A6

A7

VS S

VD D

VT

OS C 1

OS C 2

DI N

A1 1

A1 0

A9

A8

1

2

3

4

5

6

7

8

9

18

17

16

15

14

13

12

11

10

1

2

3

4

5

6

7

8

9

10

20

19

18

17

16

15

14

13

12

11

NC

VD D

VT

OS C 1

OS C 2

DI N

A1 1

A1 0

A9

A8

NC

A0

A1

A2

A3

A4

A5

A6

A7

VS S

8 - A ddr e s s

4- D a t a

1

2

3

4

5

6

7

8

9

10

20

19

18

17

16

15

14

13

12

11

NC

VD D

VT

OS C 1

OS C 2

DI N

D1 1

D1 0

D9

D8

NC

A0

A1

A2

A3

A4

A5

A6

A7

VS S

HT 1 2 F

2 0 S O P

H T 12F

18 D I P

H T 12D

18 D I P

HT 1 2 D

2 0 S O P