|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

2015-06-0002

PT0322-8

06/16/15

5

PT7C4311

Real-time Clock Module (I

AC Electrical Characteristics

Sym

Description

Value

Unit

Rising and falling threshold voltage high

V

Rising and falling threshold voltage low

V

Over the operating range

Symbol

Item

STAND Mode (I

FAST Mode (I

Unit

Min.

Max.

Min.

Max.

SCL clock frequency

-

100

-

400

kHz

START condition set-up time

4.7

-

0.6

-

s

START condition hold time

4.0

-

0.6

-

s

Data set-up time (RTC read/write)

250

-

100

-

ns

Data hold time (RTC read/write)

0

-

0

0.9

us

STOP condition setup time

4.0

-

0.6

-

s

Bus idle time between a START and STOP condition

4.7

-

1.3

-

s

When SCL = "L"

4.7

-

1.3

-

s

When SCL = "H"

4.0

-

0.6

-

s

Rise time for SCL and SDA

-

1.0

0.3

s

Fall time for SCL and SDA

-

0.3

0.3

s

Capacitance load for each bus line

0

400

0

400

pF

Timing Diagram

Signal

S

Sr

P

t

HD;STA

t

SP

t

SU;DAT

t

HD;STA

t

HD;DAT

t

SU;STA

t

SU;STO

SCL

SDA

t

BUF

t

HD;STA

t

SU;STA

f

SCL

t

LOW

t

HIGH

Sr

S

P

Start condition

Restart condition

Stop condition