Contents

STLC4420A

2/40

Contents

1

Block diagram and application circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

2

Pin descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

2.1

Signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

3

Electrical specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

4

Serial host interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

4.1

Host pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

4.2

SPI mode selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

4.3

AHB masters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

4.4

Host registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

4.5

Host writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

4.6

Host multi-word writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

4.7

Host reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

4.8

Host multi-word reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

4.9

ARM AHB slave access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

5

Registers description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

5.1

ARM interrupt register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

5.2

ARM interrupt acknowledge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

5.3

ARM interrupt enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

5.4

Host interrupt register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

5.5

Host interrupt enable register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

5.6

Host interrupt acknowledge register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

5.7

General purpose 1 and 2 communication registers . . . . . . . . . . . . . . . . . 33

5.8

Device control/status register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

5.9

DMA data register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

5.10

DMA write control register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

5.11

DMA write length register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

5.12

DMA write base address register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

5.13

DMA read control register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36