STCOM datasheet(2/58 Pages) STMICROELECTRONICS

2 / 58 page

Contents

STCOM

2/58

DocID028515 Rev 1

Contents

Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.1

Device architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

1.2

Power line communication (PLC) sub-system . . . . . . . . . . . . . . . . . . . . . . 9

1.2.1

Real-time engine (RTE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.2.2

Digital front-end (DFE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.2.3

Analog front-end (AFE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.2.4

Line driver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

1.3

Application core sub-system . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

1.3.1

ARM® Cortex™-M4F core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

1.3.2

Floating point unit (FPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

1.3.3

Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 11

1.3.4

DMA controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

1.3.5

Memory protection unit (MPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

1.3.6

Debug and trace . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

1.3.7

General purpose input/outputs (GPIOs) . . . . . . . . . . . . . . . . . . . . . . . . 16

1.3.8

Multi-AHB bus matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

1.3.9

Timers and watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

1.3.10

CRC (cyclic redundancy check) calculation unit . . . . . . . . . . . . . . . . . . 18

1.3.11

Communication interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

1.4

Cryptographic engine (CRYP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

1.4.1

True random number generator (TRNG) . . . . . . . . . . . . . . . . . . . . . . . . 19

1.4.2

Pseudo random number generator (PRNG) . . . . . . . . . . . . . . . . . . . . . 19

1.5

Interprocessor communication (IPC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

1.6

Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

1.6.1

Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

1.6.2

One-time programmable (OTP) section . . . . . . . . . . . . . . . . . . . . . . . . . 20

1.6.3

Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

1.6.4

Flexible static memory controller (FSMC) . . . . . . . . . . . . . . . . . . . . . . . 21

1.7

Reset, control, clock generation (RCC) and system controller

(SYS_CTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Clock management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

1.8

Power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

VBAT operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

STCOM 数据表(PDF) 2 Page - STMicroelectronics

STCOM 数据表(HTML) 2 Page - STMicroelectronics

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58

数据表下载