Contents

AN3270

2/23

Doc ID 17919 Rev 2

Contents

1

AES hardware accelerator operation modes . . . . . . . . . . . . . . . . . . . . . 3

1.1

AES encryption mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

1.2

Key derivation mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.3

AES decryption mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

1.4

Key derivation and decryption mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

1.5

Decryption mode vs. key derivation and decryption mode . . . . . . . . . . . . 12

2

AES peripheral driver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

3

AES block processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

3.1

AES block padding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

3.2

AES block chaining: CBC as an example . . . . . . . . . . . . . . . . . . . . . . . . . 15

3.3

Using the software implementation of AES chaining modes . . . . . . . . . . 17

3.4

Some recommendations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

4

Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

5

Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22