RC4

23

38

42

42

AN16

—

—

—

—

—

—

IOCC4

—

—

SSP1DAT(1,3)

—

—

—

RC5

24

39

43

43

AN17

—

—

T4AIN(1)

—

—

—

IOCC5

—

—

—

—

Y

—

RC6

25

40

44

44

AN18

—

—

—

—

—

—

IOCC6

—

—

—

—

Y

—

RC7

26

1

1

1

AN19

—

—

—

—

—

—

IOCC7

TX/CK(1)

—

—

—

Y

—

RD0

19

34

38

38

AN20

—

—

—

—

—

—

IOCD0

RX/DT(1)

—

—

—

Y

—

RD1

20

35

39

39

AN21

—

—

—

—

—

—

IOCD1

—

—

—

—

Y

—

RD2

21

36

40

40

AN22

—

—

—

—

—

—

IOCD2

—

—

—

—

Y

—

RD3

22

37

41

41

AN23

—

—

—

—

—

—

IOCD3

—

—

—

—

Y

—

RD4

27

2

2

2

AN24

—

—

—

—

—

—

IOCD4

—

—

—

—

Y

—

RD5

28

3

3

3

AN25

—

—

—

—

—

—

IOCD5

—

—

—

—

Y

—

RD6

29

4

4

4

AN26

—

—

—

—

—

—

IOCD6

—

—

—

—

Y

—

RD7

30

5

5

5

AN27

—

—

—

—

—

—

IOCD7

—

—

—

—

Y

—

RE0

8

23

25

25

AN5

—

—

—

—

—

—

IOCE0

—

—

—

—

Y

—

RE1

9

24

26

26

AN6

—

—

—

—

—

—

IOCE1

—

—

—

—

Y

—

RE2

10

25

27

27

AN7

—

—

—

—

—

—

IOCE2

—

—

—

—

Y

—

RE3

1

16

18

18

—

—

—

—

—

—

—

IOCE3

—

—

—

—

Y

MCLR

VSS

12

6

6

6

—

—

—

—

—

—

—

—

—

—

—

—

—

AVSS

VDD

11

7

7

7

—

—

—

—

—

—

—

—

—

—

—

—

—

AVDD

VDD

32

26

28

28

—

—

—

—

—

—

—

—

—

—

—

—

—

VDD

VSS

31

27

30

29

—

—

—

—

—

—

—

—

—

—

—

—

—

VSS

VDD

—

—

8

—

—

—

—

—

—

—

—

—

—

—

—

—

—

VSS

VDD

——

8

—

—

—

—

—

—

—

—

—

—

—

—

—

—

VDD

TABLE 4:

40/44-PIN ALLOCATION TABLE (PIC18(L)F4XK40) (CONTINUED)

I/O(2)

Note

1:

Default peripheral input. Input can be moved to any other pin with the PPS input selection registers.

2:

All pin outputs default to PORT latch data. Any pin can be selected as a peripheral digital output with the PPS output selection registers.

3:

These peripheral functions are bidirectional. The output pin selections must be the same as the input pin selections.