UM0434 datasheet(13/390 Pages) STMICROELECTRONICS

13 / 390 page

UM0434

List of tables

13/391

Table 49.

DBCNT register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

Table 50.

DBCR0 Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

Table 51.

DBCR0 field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

Table 52.

Debug control register 1 (DBCR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

Table 53.

DBCR1 field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

Table 54.

DBCR2 field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

Table 55.

DBCR3 register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

Table 56.

DBCR3 field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

Table 57.

DBSR register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

Table 58.

DBSR field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

Table 59.

Hardware implementation dependent register 0 (HID0) . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

Table 60.

HID0 field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

Table 61.

Hardware implementation dependent register 1 (HID1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

Table 62.

HID1 field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

Table 63.

Branch unit control and status register (BUCSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

Table 64.

Branch unit control and status register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

Table 65.

MMU Control and Status Register 0 (MMUCSR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

Table 66.

MMUCSR0 field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

Table 67.

MMU configuration register 1 (MMUCFG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

Table 68.

MMUCFG field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Table 69.

TLB configuration register 0 (TLB0CFG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Table 70.

TLB0CFG field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Table 71.

TLB configuration register 1 (TLB1CFG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

Table 72.

TLB1CFG field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

Table 73.

MAS Register 0 (MAS0) Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

Table 74.

MAS0 - MMU read/write and replacement control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

Table 75.

MMU assist register 1 (MAS1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

Table 76.

MAS1 - descriptor context and configuration control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

Table 77.

MMU assist register 2 (MAS2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

Table 78.

MAS2 - EPN and page attributes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

Table 79.

MMU assist register 3 (MAS3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

Table 80.

MAS3 - RPN and access control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

Table 81.

MMU assist register 4 (MAS4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

Table 82.

MAS4 - hardware replacement assist configuration register . . . . . . . . . . . . . . . . . . . . . . . 95

Table 83.

MMU assist register 6 (MAS6)). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

Table 84.

MAS6 - TLB search context register 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

Table 85.

Process ID register (PID0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

Table 86.

Context control register (CTXCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

Table 87.

System response to invalid SPR reference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

Table 88.

Additional synchronization requirements for SPRs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

Table 89.

Special purpose registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

Table 90.

Reset settings for e200z3 resources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

Table 91.

Parallel signature control register (PSCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

Table 92.

PSCR field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

Table 93.

parallel signature status register (PSSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

Table 94.

PSSR field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

Table 95.

Parallel signature high register (PSHR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

Table 96.

Parallel signature low register (PSLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

Table 97.

Parallel signature counter register (PSCTR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

Table 98.

Parallel signature update high register (PSUHR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

Table 99.

Parallel signature update low register (PSULR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

Table 100.

List of unsupported instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

UM0434 数据表(PDF) 13 Page - STMicroelectronics

UM0434 数据表(HTML) 13 Page - STMicroelectronics

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

数据表下载