AN4192 datasheet(2/47 Pages) STMICROELECTRONICS

2 / 47 page

Contents

AN4192

2/47

Doc ID 023820 Rev 1

Contents

Synchronous buck converter: a brief introduction . . . . . . . . . . . . . . . . 6

High-side MOSFET selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

2.0.1

QG,SW and fSW impact on the efficiency . . . . . . . . . . . . . . . . . . . . . . . . 10

2.0.2

QG,SW impact on the HS switching behavior . . . . . . . . . . . . . . . . . . . . . 12

2.1

RDS(on) and conduction losses minimization . . . . . . . . . . . . . . . . . . . . . . 14

2.2

Gate drive network optimization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Low-side FET selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

3.1

RDS(on) and conduction losses minimization . . . . . . . . . . . . . . . . . . . . . 20

3.2

CGD (Miller capacitance) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

3.3

LS body-drain diode Qrr (reverse recovery charge) . . . . . . . . . . . . . . . . . 24

3.4

RG and LS gate-source bouncing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

3.5

RC snubber network settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

3.6

Phase node spike - VCORE relationship . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Bibliography . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

AN4192 数据表(PDF) 2 Page - STMicroelectronics