LP2996 datasheet(12/18 Pages) NSC

12 / 18 page

www.national.com/jpn/

代表的なアプリケーション回路

LP2996 が構成上とり得るオプションを示すために、さまざまなアプ

リケーション回路を Figure 5 ∼ 14 に示します。個々の回路の性

能は、このデータシートの前半にある「代表的な性能特性」の

グラフに、AVIN と PVIN の電圧によって最大出力電流がどのよう

に影響を受けるかが示されています。

SSTL-2

アプリケーション

SSTL-2 ターミネーション方式の実装をするアプリケーションでは、

すべての入力レールを 2.5V レールに接続することを推奨します。

消費電力、部品点数、部品選択のトレードオフで最適となるから

です。回路例を Figure 5 に示します。

FIGURE 5. Recommended SSTL-2 Implementation

消費電力または効率が設計上の大きな課題となっている場合は、

LP2996 を分割電源で動作させます。出力段 (PVIN) は 1.8V 程

度の低電圧で動作させ、アナログ回路 (AVIN) には 2.5V、3.3V、

または 5V といった高電圧を与えます。このようにすると、VTT か

ら電流が供給されたときでも内部消費電力を小さくできます。この

回路の問題点は低電圧動作により最大連続電流が小さくなるこ

とですが、SSTL-2 アプリケーションのあらゆるマザーボードでは充

分です。出力コンデンサを大きくすると、大きな負荷電流遷移に

対応できる時間を長くできます。

FIGURE 6. Lower Power Dissipation SSTL-2 Implementation

SSTL-2 アプリケーションの第 3 のオプションは、1.8V 電源レール

がなく、かつ 2.5V を使用するのが望ましくない状態で、LP2996

の PVIN を 3.3V レールに接続した場合です。 AVIN は PVIN より

低くはできないため、この場合 AVIN は、3.3V または 5V レール

に限られます。この構成では放熱が大きくなる反面、最大連続出

力電流が得られます。 LP2996 が接合部温度を最大定格を超え

てしまう大電流レベルの状況にならないように注意が必要です。

このようなリスクがあるため、出力段に公称 3.3V よりも高い電圧を

与えることは推奨されません。

LP2996 数据表(PDF) 12 Page - National Semiconductor (TI)