TMS320DM640 datasheet(8/171 Pages) TI

8 / 171 page

Figures

June 2003 − Revised August 2004

SPRS222C

List of Figures

Figure

Page

1−1

Functional Block Diagram

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1−2

TMS320C64x CPU (DSP Core) Data Paths

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1−3

TMS320DM641/DM640 L2 Architecture Memory Configuration

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1−4

DM641/DM640 Pin Map [Quadrant A]

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1−5

CPU and Peripheral Signals

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1−6

Peripheral Signals

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1−7

TMS320DM64x DSP Device Nomenclature (Including the DM641 and DM640 Devices)

. . . . . . . . . .

2−1

Peripheral Configuration Register (PERCFG) [Address Location: 0x01B3F000 − 0x01B3F003]

. . . .

2−2

VP1, VP0, McBSP1, and McBSP0 Pin Muxing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2−3

Peripheral Enable/Disable Flow Diagram

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2−4

PCFGLOCK Register Diagram [Address Location: 0x01B3 F018] − Read/Write Accesses

. . . . . . . .

2−5

Device Status Register (DEVSTAT) Description − 0x01B3 F004

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2−6

Configuration Example A for DM641 (2 8-Bit Video Ports + 1 McASP0 + VIC + I2C0 + EMIF)

. . . . .

2−7

Configuration Example B for DM641 (1 McASP0 + 2 McBSPs + VIC + I2C0 + EMIF)

. . . . . . . . . . . . .

2−8

Configuration Example A for DM640 (1 8-Bit Video Port + 1 McASP0 + VIC + I2C0 + EMIF)

. . . . . .

2−9

Configuration Example B for DM640 (1 McASP0 + 2 McBSPs + VIC + I2C0 + EMIF)

. . . . . . . . . . . . .

4−1

Test Load Circuit for AC Timing Measurements

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−2

Input and Output Voltage Reference Levels for AC Timing Measurements

. . . . . . . . . . . . . . . . . . . . . .

4−3

Rise and Fall Transition Time Voltage Reference Levels

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−4

Board-Level Input/Output Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−5

Schottky Diode Diagram

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−6

Power-Down Mode Logic

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−7

PWRD Field of the CSR Register

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−8

External/NMI Interrupt Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−9

Reset Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−10

External PLL Circuitry for Either PLL Multiply Modes or x1 (Bypass) Mode

100

. . . . . . . . . . . . . . . . . . . . .

4−11

CLKIN Timing

102

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−12

CLKOUT4 Timing

102

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−13

CLKOUT6 Timing

103

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−14

AECLKIN Timing for EMIFA

103

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−15

AECLKOUT1 Timing for the EMIFA Module

104

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−16

AECLKOUT2 Timing for the EMIFA Module

104

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−17

Asynchronous Memory Read Timing for EMIFA

107

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−18

Asynchronous Memory Write Timing for EMIFA

108

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4−19

Programmable Synchronous Interface Read Timing for EMIFA (With Read Latency = 2)

110

. . . . . . . . .

4−20

Programmable Synchronous Interface Write Timing for EMIFA (With Write Latency = 0)

111

. . . . . . . . .

4−21

Programmable Synchronous Interface Write Timing for EMIFA (With Write Latency = 1)

112

. . . . . . . . .

TMS320DM640 数据表(PDF) 8 Page - Texas Instruments

TMS320DM640 数据表(HTML) 8 Page - Texas Instruments

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

数据表下载

链接网址

TMS320DM640 数据表(PDF) 8 Page - Texas Instruments

TMS320DM640 数据表(HTML) 8 Page - Texas Instruments

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

数据表 下载

链接网址

数据表下载