| 数据搜索系统,热门电子元器件搜索 |
|
TMS320DM640 数据表(PDF) 9 Page - Texas Instruments |
|
|
|
|||||||||||||||||||||||||||||
TMS320DM640 数据表(HTML) 9 Page - Texas Instruments |
|
9 / 171 page ![]() Figures 9 June 2003 − Revised August 2004 SPRS222C Figure Page 4−22 SDRAM Read Command (CAS Latency 3) for EMIFA 114 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−23 SDRAM Write Command for EMIFA 115 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−24 SDRAM ACTV Command for EMIFA 116 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−25 SDRAM DCAB Command for EMIFA 116 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−26 SDRAM DEAC Command for EMIFA 117 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−27 SDRAM REFR Command for EMIFA 117 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−28 SDRAM MRS Command for EMIFA 118 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−29 SDRAM Self-Refresh Timing for EMIFA 118 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−30 HOLD/HOLDA Timing for EMIFA 119 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−31 BUSREQ Timing for EMIFA 120 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−32 McASP0 Configuration 122 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−33 McASP Input Timings 126 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−34 McASP Output Timings 127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−35 I2C0 Module Block Diagram 128 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−36 I2C Receive Timings 130 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−37 I2C Transmit Timings 131 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−38 HPI16 Read Timing (HAS Not Used, Tied High) [DM641 Only] 133 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−39 HPI16 Read Timing (HAS Used) [DM641 Only] 134 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−40 HPI16 Write Timing (HAS Not Used, Tied High) [DM641 Only] 134 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−41 HPI16 Write Timing (HAS Used) [DM641 Only] 135 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−42 McBSP Timing 140 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−43 FSR Timing When GSYNC = 1 140 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−44 McBSP Timing as SPI Master or Slave: CLKSTP = 10b, CLKXP = 0 141 . . . . . . . . . . . . . . . . . . . . . . . . . . 4−45 McBSP Timing as SPI Master or Slave: CLKSTP = 11b, CLKXP = 0 142 . . . . . . . . . . . . . . . . . . . . . . . . . . 4−46 McBSP Timing as SPI Master or Slave: CLKSTP = 10b, CLKXP = 1 143 . . . . . . . . . . . . . . . . . . . . . . . . . . 4−47 McBSP Timing as SPI Master or Slave: CLKSTP = 11b, CLKXP = 1 144 . . . . . . . . . . . . . . . . . . . . . . . . . . 4−48 Video Port Capture VPxCLKINx TIming 148 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−49 Video Port Capture Data and Control Input Timing 149 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−50 Video Port Display VPxCLKINx Timing 150 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−51 Video Port Display Data Output Timing and Control Input/Output Timing With Respect to VPxCLKINx and VPxCLKOUTx 151 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−52 Video Port Dual-Display Sync Timing 152 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−53 STCLK Timing 154 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−54 MRCLK Timing (EMAC − Receive) 159 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−55 MTCLK Timing (EMAC − Transmit) 159 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−56 EMAC Receive Interface Timing 160 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−57 EMAC Transmit Interface Timing 160 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−58 MDIO Input Timing 162 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−59 MDIO Output Timing 162 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−60 Timer Timing 164 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−61 GPIO Enable Register (GPEN) [Hex Address: 01B0 0000] 165 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4−62 GPIO Direction Register (GPDIR) [Hex Address: 01B0 0004] 165 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . |
|
链接网址 |
| ALLDATASHEET是否为您带来帮助? [ DONATE ] |
关于 Alldatasheet | 广告服务 | 联系我们 | 隐私政策 | 数据表链接 | 链接交换 | 制造商名单 All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |