 |
数据搜索系统，热门电子元器件搜索 |
|
|
数据搜索系统，热门电子元器件搜索 |
|
TNETX3150GGP 数据表(PDF) 5 Page - Texas Instruments |
|
|
|||||||||||||||||||||||||||||
TNETX3150GGP 数据表(HTML) 5 Page - Texas Instruments |
|
|
5 / 113 page  Terminal Functions 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Interface Description 19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-/100-/200-Mbit/s MAC Interfaces (Ports 00–14) 19 . . . . . . . Data Reception 19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Giant (Long) Frames 19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Short Frames 19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . RX Filtering of Non-Cut-Through Frames 20 . . . . . . . . . . . . . . . Deserialization 20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Receive Control 20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . TNETX3150/TNETX3150A MXXDUPLEX Terminals 20 . . . . . . Receive Arbitration 21 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Data Transmission 21 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Serialization 21 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Backoff 21 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Transmit Control 22 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Interframe-Gap Enforcement 22 . . . . . . . . . . . . . . . . . . . . . . . . . . Transmit Pacing 22 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Uplink Port Interface (Port 00) 23 . . . . . . . . . . . . . . . . . . . . . . . . . Uplink Multiplexing Operation 23 . . . . . . . . . . . . . . . . . . . . . . . . . Uplink TX Pretagging 23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Uplink RX Pretagging 24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cascade Connection 25 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Uplink Frame RX Routing Via Post Tagging 26 . . . . . . . . . . . . . Uplink Flow Control 27 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Uplink Flow-Control Protocol 28 . . . . . . . . . . . . . . . . . . . . . . . . . . Uplink Frame Control 28 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . NMON Interface 29 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DRAM and EAM Interfaces 32 . . . . . . . . . . . . . . . . . . . . . . . . . . . Flag Bytes 34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . VLAN Support 36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DIO Interface 37 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Remote Hardware Reset 37 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Port Statistics Compilation 38 . . . . . . . . . . . . . . . . . . . . . . . . . . . . DIO Access to Counter Statistics 38 . . . . . . . . . . . . . . . . . . . . . . Test Access to Statistics Memory 38 . . . . . . . . . . . . . . . . . . . . . . Clearing Statistics Counter Memory 38 . . . . . . . . . . . . . . . . . . . . FIFO RAM Access 38 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . EEPROM Read/Write 38 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DRAM Read/Write 38 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . TNETX3150/TNETX3150A Condensed DIO Memory Map 38 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Port-N Control Register 41 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Port-N Status Register 42 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Port-N Address Registers 44 . . . . . . . . . . . . . . . . . . . . . . . . . . . . Transmit Queue-Length Registers 45 . . . . . . . . . . . . . . . . . . . . . Revision Register 46 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . SIO/XCTRL Register 46 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . System NMON Register 47 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Port VLAN Registers 48 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . RAM Size Register 49 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . System Control Register 50 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DRAM Data Register 50 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DRAM Flag Register 51 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DRAM Addr Register 51 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DRAM Test-Access Operation 52 . . . . . . . . . . . . . . . . . . . . . . . . . Test Registers 54 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DIAST Register 54 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Port N Statistics 54 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Port N RX Overrun and Collision Statistics 55 . . . . . . . . . . . . Transmit Queue (TXQ) Structures Address Map 55 . . . . . . . . Immediate Queue (IMQ) Structures Map 56 . . . . . . . . . . . . . . Receive Queue (RXQ) Structures Address Map 56 . . . . . . . . EEPROM Interface 57 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . EEPROM Auto-Configuration From an External x24C02 EEPROM 57 . . . . . . . . . . . . . . . . . . . . . . . . . . Write Cycle Timing 59 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Read Cycle Timing 60 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Interface Description (Continued) LED Interface 61 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . JTAG Interface 62 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . External Pullup Resistors 62 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Supported JTAG Instructions 63 . . . . . . . . . . . . . . . . . . . . . . . . . . . . Detailed Description 64 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . FIFO 64 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . QMU 65 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Port Structures 65 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . QM for Cut-Through Operation 66 . . . . . . . . . . . . . . . . . . . . . . . . . . QM for Store-and-Forward Operation 67 . . . . . . . . . . . . . . . . . . . . . Buffer Allocation 68 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . QMU – DRAM Controller 69 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Address Compare Unit 70 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Port Address Register Configuration 71 . . . . . . . . . . . . . . . . . . . . . . . . IOB Operation 71 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Frame Echoing 73 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . SNMP 74 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Manufacturing Test Features 74 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Primary Test Access: DIO Testing 74 . . . . . . . . . . . . . . . . . . . . . . . . Secondary Test Access: Internal RAM Access Modes 75 . . . . . . . FIFO RAM Test Access 75 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Structure (Statistics) RAM Test Access 75 . . . . . . . . . . . . . . . . . . . . . Internal Frame-Wrap Test Mode 76 . . . . . . . . . . . . . . . . . . . . . . . . . . . External Frame-Wrap Test Mode 77 . . . . . . . . . . . . . . . . . . . . . . . . . . . Internal and External Frame-Wrap Example 77 . . . . . . . . . . . . . . . . . Tertiary Test Access 79 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . External DRAM Test Access 79 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Glossary 80 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Absolute Maximum Ratings 84 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Recommended Operating Conditions 85 . . . . . . . . . . . . . . . . . . . . Electrical Characteristics 85 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Timing Requirements – DRAM Read Cycle 86 . . . . . . . . . . . . . . . . Operating Characteristics – DRAM Read Cycle 86 . . . . . . . . . . . . Timing Requirements – DRAM Write Cycle 88 . . . . . . . . . . . . . . . . Operating Characteristics – DRAM Write Cycle 88 . . . . . . . . . . . . Timing Requirements – DRAM CAS Before RAS 90 . . . . . . . . . . Operating Characteristics – DRAM CAS Before RAS 90 . . . . . . Timing Requirements – DRAM Burst Write Cycle 92 . . . . . . . . . . Operating Characteristics – DRAM Burst Write Cycle 92 . . . . . . Timing Requirements – DRAM Burst Read Cycle 94 . . . . . . . . . . Operating Characteristics – DRAM Burst Read Cycle 94 . . . . . . DIO Write Cycle 96 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Timing Requirements – Write Cycle DIO Interface 96 . . . . . . . . . Operating Characteristics – Write Cycle DIO Interface 96 . . . . . DIO Read Cycle 98 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Timing Requirements – Read Cycle DIO Interface 98 . . . . . . . . . Operating Characteristics – Read Cycle DIO Interface 99 . . . . . Timing Requirements – EAM Interface 100 . . . . . . . . . . . . . . . . . . . LED Timing 101 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Operating Characteristics – EEPROM Interface 102 . . . . . . . . . . Timing Requirements –MII Receive 100/200 Mbit/s 103 . . . . . . . Operating Characteristics – MII Transmit 100/200 Mbit/s 104 . . Timing Requirements – MII Receive 10 Mbit/s 105 . . . . . . . . . . . Operating Characteristics MII Transmit 10 Mbit/s 105 . . . . . . . . . Operating Characteristics – NMON (100-Mbit/s Mode) 106 . . . . Operating Characteristics – NMON (10-Mbit/s Mode) 107 . . . . . . Timing Requirements – Power-On Reset 108 . . . . . . . . . . . . . . . . Timing Requirements – RESET (Software) Timing 109 . . . . . . . . Parameter Measurement Information 110 . . . . . . . . . . . . . . . . . . . . Test Measurement 110 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Mechanical Data 111 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Table of Contents TNETX3150/TNETX3150A ThunderSWITCH™ 15-PORT 10-/100-MBIT/S ETHERNET™ SWITCH SPWS027F – FEBRUARY 1997 – REVISED SEPTEMBER 1997 5 POST OFFICE BOX 655303 • DALLAS, TEXAS 75265 |
|
链接网址 |
| ALLDATASHEET是否为您带来帮助? [ DONATE ] |
关于 Alldatasheet | 广告服务 | 联系我们 | 隐私政策 | 数据表链接 | 链接交换 | 制造商名单 All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |
Chinese ▼
English
Chinese
German
Japanese
Russian
Korean
Spanish
French
Italian
Portuguese
Polish
Vietnamese
Indian
Mexican
British
New Zealand
