M68HC08 datasheet(14/288 Pages) FREESCALE

14 / 288 page

Table of Contents

Data Sheet

MC68HC908BD48 — Rev. 2.1

Table of Contents

Freescale Semiconductor

15.6.1

DDC Address Register (DADR) . . . . . . . . . . . . . . . . . . . . . 196

15.6.2

DDC2 Address Register (D2ADR) . . . . . . . . . . . . . . . . . . . 197

15.6.3

DDC Control Register (DCR) . . . . . . . . . . . . . . . . . . . . . . . 198

15.6.4

DDC Master Control Register (DMCR) . . . . . . . . . . . . . . . 199

15.6.5

DDC Status Register (DSR) . . . . . . . . . . . . . . . . . . . . . . . . 202

15.6.6

DDC Data Transmit Register (DDTR) . . . . . . . . . . . . . . . . 204

15.6.7

DDC Data Receive Register (DDRR) . . . . . . . . . . . . . . . . . 205

15.7

Programming Considerations . . . . . . . . . . . . . . . . . . . . . . . . . 206

Section 16. Sync Processor

16.1

Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209

16.2

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209

16.3

Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211

16.4

I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211

16.5

Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213

16.5.1

Polarity Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214

16.5.1.1

Hsync Polarity Detection . . . . . . . . . . . . . . . . . . . . . . . . 214

16.5.1.2

Vsync Polarity Detection . . . . . . . . . . . . . . . . . . . . . . . . 214

16.5.1.3

Composite Sync Polarity Detection . . . . . . . . . . . . . . . . 214

16.5.2

Sync Signal Counters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215

16.5.3

Polarity Controlled HSYNCO and VSYNCO Outputs . . . . . 215

16.5.4

Clamp Pulse Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216

16.5.5

Low Vertical Frequency Detect . . . . . . . . . . . . . . . . . . . . . 217

16.6

Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217

16.6.1

Sync Processor Control & Status Register (SPCSR) . . . . . 217

16.6.2

Sync Processor Input/Output Control Register (SPIOCR) . 219

16.6.3

Vertical Frequency Registers (VFRs) . . . . . . . . . . . . . . . . . 221

16.6.4

Hsync Frequency Registers (HFRs). . . . . . . . . . . . . . . . . . 223

16.6.5

Sync Processor Control Register 1 (SPCR1). . . . . . . . . . . 225

16.6.6

H&V Sync Output Control Register (HVOCR) . . . . . . . . . . 226

16.7

System Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227

M68HC08 数据表(PDF) 14 Page - Freescale Semiconductor, Inc

M68HC08 数据表(HTML) 14 Page - Freescale Semiconductor, Inc

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

数据表下载