数据搜索系统,热门电子元器件搜索
  Chinese  ▼
ALLDATASHEETCN.COM

X  

H5GQ1H24AFR-R0C 数据表(PDF) 43 Page - Hynix Semiconductor

部件名 H5GQ1H24AFR-R0C
功能描述  1Gb (32Mx32) GDDR5 SGRAM
PDF  173 Pages
Scroll/Zoom Zoom In 100%  Zoom Out
制造商  HYNIX [Hynix Semiconductor]
网页  http://www.skhynix.com/kor/main.do
标志 HYNIX - Hynix Semiconductor

H5GQ1H24AFR-R0C 数据表(HTML) 43 Page - Hynix Semiconductor

Back Button H5GQ1H24AFR-R0C Datasheet HTML 39Page - Hynix Semiconductor H5GQ1H24AFR-R0C Datasheet HTML 40Page - Hynix Semiconductor H5GQ1H24AFR-R0C Datasheet HTML 41Page - Hynix Semiconductor H5GQ1H24AFR-R0C Datasheet HTML 42Page - Hynix Semiconductor H5GQ1H24AFR-R0C Datasheet HTML 43Page - Hynix Semiconductor H5GQ1H24AFR-R0C Datasheet HTML 44Page - Hynix Semiconductor H5GQ1H24AFR-R0C Datasheet HTML 45Page - Hynix Semiconductor H5GQ1H24AFR-R0C Datasheet HTML 46Page - Hynix Semiconductor H5GQ1H24AFR-R0C Datasheet HTML 47Page - Hynix Semiconductor Next Button
Zoom Inzoom in Zoom Outzoom out
 43 / 173 page
background image
Rev. 1.0 /Nov. 2009
43
H5GQ1H24AFR
WRITE Latency (WLmrs)
The WRITE latency (WLmrs) is the delay in clock cycles used in the calculation of the total WRITE latency
(WL) between the registration of a WRITE command and the availability of the first piece of input data.
DRAM vendor specifications should be checked for value(s) of WLmrs supported. The full WRITE latency
definition can be found in the section entitled OPERATION.
When the WRITE latencies are set to small values (i.e. 1,2,... clocks), the input receivers never turn off, in
turn, raising the operating power. When the WRITE latency is set to higher values (i.e. .. 6, 7 clocks) the input
receivers  turn  on  when  the  WRITE  command  is  registered.  Refer  to  vendor  datasheets  for  value(s)  of
WLmrs where the input receivers are always on or only turn on when the WRITE command is registered
Speed
Allowable Operating Frequency (Gbps)
WL7
WL6
WL5
WL4
WL3
WL2
WL1
6.0Gbps
5.5Gbps
5.0Gbps
4.5Gbps
4.0Gbps
CAS Latency (CLmrs)
The CAS latency (CLmrs) is the delay in clock cycles used in the calculation of the total READ latency
(CL) between the registration of a READ command and the availability of the first piece of output data. 
By default CLmrs is specified by bits A3‐A6, defining a CLmrs range of 5 to 20 tCK.
DRAM vendor specifications should be checked for value(s) of CLmrs supported. The full READ latency
definition can be found in the section entitled OPERATION
Speed
RDBI
ON/OFF
Allowable Operating Frequency (Gbps)
CL20
CL19
CL18
CL17
CL16
CL15
CL14
CL13
CL12
6.0Gbps
OFF
ON
5.5Gbps
OFF
ON
5.0Gbps
OFF
ON
4.5Gbps
OFF
ON
4.0Gbps
OFF
ON



Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100  ...More


数据表 下载

Go To PDF Page


链接网址



ALLDATASHEET是否为您带来帮助?  [ DONATE ] 

关于 Alldatasheet   |   广告服务   |   联系我们   |   隐私政策   |   数据表链接    |   链接交换   |   制造商名单
All Rights Reserved©Alldatasheet.com


Mirror Sites
English : Alldatasheet.com  |   English : Alldatasheet.net  |   Chinese : Alldatasheetcn.com  |   German : Alldatasheetde.com  |   Japanese : Alldatasheet.jp
Russian : Alldatasheetru.com  |   Korean : Alldatasheet.co.kr  |   Spanish : Alldatasheet.es  |   French : Alldatasheet.fr  |   Italian : Alldatasheetit.com
Portuguese : Alldatasheetpt.com  |   Polish : Alldatasheet.pl  |   Vietnamese : Alldatasheet.vn
Indian : Alldatasheet.in  |   Mexican : Alldatasheet.com.mx  |   British : Alldatasheet.co.uk  |   New Zealand : Alldatasheet.co.nz
Family Site : ic2ic.com  |   icmetro.com