PM0056 datasheet(2/156 Pages) STMICROELECTRONICS

2 / 156 page

Contents

PM0056

2/156

DocID15491 Rev 5

Contents

About this document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.1

Typographical conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.2

List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.3

About the STM32 Cortex-M3 processor and core peripherals . . . . . . . . . . 9

1.3.1

System level interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

1.3.2

Integrated configurable debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

1.3.3

Cortex-M3 processor features and benefits summary . . . . . . . . . . . . . . 11

1.3.4

Cortex-M3 core peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

The Cortex-M3 processor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2.1

Programmers model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2.1.1

Processor mode and privilege levels for software execution . . . . . . . . . 13

2.1.2

Stacks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2.1.3

Core registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

2.1.4

Exceptions and interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

2.1.5

Data types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

2.1.6

The Cortex microcontroller software interface standard (CMSIS) . . . . . 23

2.2

Memory model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

2.2.1

Memory regions, types and attributes . . . . . . . . . . . . . . . . . . . . . . . . . . 25

2.2.2

Memory system ordering of memory accesses . . . . . . . . . . . . . . . . . . . 26

2.2.3

Behavior of memory accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

2.2.4

Software ordering of memory accesses . . . . . . . . . . . . . . . . . . . . . . . . 27

2.2.5

Bit-banding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

2.2.6

Memory endianness . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

2.2.7

Synchronization primitives . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

2.2.8

Programming hints for the synchronization primitives . . . . . . . . . . . . . . 32

2.3

Exception model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

2.3.1

Exception states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

2.3.2

Exception types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

2.3.3

Exception handlers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

2.3.4

Vector table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

2.3.5

Exception priorities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

2.3.6

Interrupt priority grouping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

2.3.7

Exception entry and return . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

PM0056 数据表(PDF) 2 Page - STMicroelectronics

PM0056 数据表(HTML) 2 Page - STMicroelectronics

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

数据表下载