HC705JJ7GRSSLASHD datasheet(14/230 Pages) NXP

14 / 230 page

List of Figures

General Release Specification

MC68HC705JJ7/MC68HC705JP7 — Rev. 3.0

List of Figures

Figure

Title

Page

7-1

Port A Data Register (PORTA). . . . . . . . . . . . . . . . . . . . . . .79

7-2

Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . .80

7-3

Pulldown Register A (PDRA) . . . . . . . . . . . . . . . . . . . . . . . .81

7-4

Port A I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .83

7-5

Port B Data Register (PORTB). . . . . . . . . . . . . . . . . . . . . . .84

7-6

Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . .85

7-7

Pulldown Register B (PDRB) . . . . . . . . . . . . . . . . . . . . . . . .86

7-8

PB0:3 Pin I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87

7-9

PB4/AN4/TCMP/CMP1 Pin I/O Circuit . . . . . . . . . . . . . . . . .89

7-10

PB5/SDO Pin I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . .92

7-11

PB6/SDI Pin I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . .94

7-12

PB7/SCK Pin I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . .96

7-13

Port C Data Register (PORTC) . . . . . . . . . . . . . . . . . . . . . .99

7-14

Data Direction Register C (DDRC) . . . . . . . . . . . . . . . . . . .100

7-15

Port C I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101

8-1

Analog Subsystem Block Diagram . . . . . . . . . . . . . . . . . . .105

8-2

Analog Multiplex Register (AMUX) . . . . . . . . . . . . . . . . . . .106

8-3

Comparator 2 Input Circuit . . . . . . . . . . . . . . . . . . . . . . . . .107

8-4

INV Bit Action . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108

8-5

Analog Control Register (ACR) . . . . . . . . . . . . . . . . . . . . .111

8-6

Analog Status Register (ASR) . . . . . . . . . . . . . . . . . . . . . .115

8-7

Single-Slope A/D Conversion Method . . . . . . . . . . . . . . . .118

8-8

A/D Conversion — Full Manual Control (Mode 0) . . . . . . .124

8-9

A/D Conversion — Manual/Auto

Discharge Control (Mode 1) . . . . . . . . . . . . . . . . . . . . .125

8-10

A/D Conversion — TOF/ICF Control (Mode 2). . . . . . . . . .126

8-11

A/D Conversion — OCF/ICF Control (Mode 3) . . . . . . . . .127

9-1

SIOP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . .138

9-2

SIOP Timing Diagram (CPHA = 0) . . . . . . . . . . . . . . . . . . .139

9-3

SIOP Timing Diagram (CPHA = 1) . . . . . . . . . . . . . . . . . . .140

9-4

SIOP Control Register (SCR) . . . . . . . . . . . . . . . . . . . . . . .141

9-5

SIOP Status Register (SSR) . . . . . . . . . . . . . . . . . . . . . . .144

9-6

SIOP Data Register (SDR) . . . . . . . . . . . . . . . . . . . . . . . . .145

Freescale Semiconductor, Inc.

For More Information On This Product,

Go to: www.freescale.com

HC705JJ7GRS/D 数据表(PDF) 14 Page - NXP Semiconductors

HC705JJ7GRS/D 数据表(HTML) 14 Page - NXP Semiconductors

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

数据表下载