数据搜索系统，热门电子元器件搜索
  Chinese  ▼
ALLDATASHEETCN.COM

X  

预览 PDF HTML

H5GQ2H24AFR-R0C 数据表(PDF) 98 Page - Hynix Semiconductor

部件名 H5GQ2H24AFR-R0C
功能描述  2Gb (64Mx32) GDDR5 SGRAM
PDF  172 Pages
Scroll/Zoom Zoom In 100%  Zoom Out
制造商  HYNIX [Hynix Semiconductor]
网页  http://www.skhynix.com/kor/main.do
标志 HYNIX - Hynix Semiconductor

H5GQ2H24AFR-R0C 数据表(HTML) 98 Page - Hynix Semiconductor

Back Button H5GQ2H24AFR-R0C Datasheet HTML 94Page - Hynix Semiconductor H5GQ2H24AFR-R0C Datasheet HTML 95Page - Hynix Semiconductor H5GQ2H24AFR-R0C Datasheet HTML 96Page - Hynix Semiconductor H5GQ2H24AFR-R0C Datasheet HTML 97Page - Hynix Semiconductor H5GQ2H24AFR-R0C Datasheet HTML 98Page - Hynix Semiconductor H5GQ2H24AFR-R0C Datasheet HTML 99Page - Hynix Semiconductor H5GQ2H24AFR-R0C Datasheet HTML 100Page - Hynix Semiconductor H5GQ2H24AFR-R0C Datasheet HTML 101Page - Hynix Semiconductor H5GQ2H24AFR-R0C Datasheet HTML 102Page - Hynix Semiconductor Next Button
Zoom Inzoom in Zoom Outzoom out
 98 / 172 page
background image
This document is a general product description and is subject to change without notice. Hynix Semiconductor does not assume any
responsability for use of circuits described. No patent licenses are implied.
Rev. 1.2 /Nov. 2011
98
H5GQ2H24AFR
 5.10. DQ PREAMBLE
DQ preamble is a  feature for GDDR5 SGRAMs that is used for READ data. DQ preamble conditions the 
DQs for better signal integrity on the initial data of a burst.
Once enabled by bit 5 in MR7, the DQ preamble will precede all READ bursts, including non‐consecutive 
READ bursts with a minimum gap of 1 tCK, as shown in Figure 59.   When enabled, the DQ preamble pat‐
tern applies to all DQ and DBI# pins in a byte, and the same pattern is used for all bytes as shown in 
Figure63. DQ preamble is enabled or disabled for all bytes. The EDC pin in each byte is not included in the 
DQ preamble. If ODT is enabled, the ODT is disabled 1 tCK before the start of the preamble pattern as 
shown in Figure 64.
The preamble pattern on the DBI# pin is only enabled if the MR for RDBI is enabled (MR1 A8 bit). During 
the preamble the DBI# pin is treated as another DQ pin and the preamble pattern on the DQs is not 
encoded with RDBI. If RDBI is disabled, then the DBI# pin drives ODT. 
Notes:
1) The number of Max 0’s in the burst is 4 only if RDBI is enabled. Max 0‘s is on a per byte basis and does not include the EDC pin.
2) x = Valid Data
Figure 63. DQ Preamble Pattern
Byte 0
Byte 1
Byte 2
Byte 3
Idle
Preamble
Burst
DQ7
DQ15
DQ23
DQ31
1
1
1
1
0
1
0
1
x
x
x
x
x
x
x
x
DQ6
DQ14
DQ22
DQ30
1
1
1
1
1
0
1
0
x
x
x
x
x
x
x
x
DQ5
DQ13
DQ21
DQ29
1
1
1
1
0
1
0
1
x
x
x
x
x
x
x
x
DQ4
DQ12
DQ20
DQ28
1
1
1
1
1
0
1
0
x
x
x
x
x
x
x
x
DQ3
DQ11
DQ19
DQ27
1
1
1
1
0
1
0
1
x
x
x
x
x
x
x
x
DQ2
DQ10
DQ18
DQ26
1
1
1
1
1
0
1
0
x
x
x
x
x
x
x
x
DQ1
DQ9
DQ17
DQ25
1
1
1
1
0
1
0
1
x
x
x
x
x
x
x
x
DQ0
DQ8
DQ16
DQ24
1
1
1
1
1
0
1
0
x
x
x
x
x
x
x
x
DBI0#
DBI1#
DBI2#
DBI3#
1
1
1
1
0
1
0
1
x
x
x
x
x
x
x
x
Max 0’s
0
0
0
0
5
4
5
4
4
4
4
4
4
4
4
4
Time



Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100  ...More


数据表 下载

Go To PDF Page


链接网址



ALLDATASHEET是否为您带来帮助?  [ DONATE ] 

关于 Alldatasheet   |   广告服务   |   联系我们   |   隐私政策   |   数据表链接    |   链接交换   |   制造商名单
All Rights Reserved©Alldatasheet.com


Mirror Sites
English : Alldatasheet.com  |   English : Alldatasheet.net  |   Chinese : Alldatasheetcn.com  |   German : Alldatasheetde.com  |   Japanese : Alldatasheet.jp
Russian : Alldatasheetru.com  |   Korean : Alldatasheet.co.kr  |   Spanish : Alldatasheet.es  |   French : Alldatasheet.fr  |   Italian : Alldatasheetit.com
Portuguese : Alldatasheetpt.com  |   Polish : Alldatasheet.pl  |   Vietnamese : Alldatasheet.vn
Indian : Alldatasheet.in  |   Mexican : Alldatasheet.com.mx  |   British : Alldatasheet.co.uk  |   New Zealand : Alldatasheet.co.nz
Family Site : ic2ic.com  |   icmetro.com