CS5530 datasheet(3/241 Pages) NSC

3 / 241 page

Revision 4.1

www.national.com

Table of Contents

1.0

Architecture Overview . . . . ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. 6

1.1

PCI BUS INTERFACE ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... ... 6

1.2

ISA BUS INTERFACE ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... ... 7

1.3

ATCOMPATIBILITY LOGIC . . ... .... ... ... ... ... .... ... ... ... .... ... ... ... ... 7

1.3.1

DMA Controller .. ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... ... 7

1.3.2

Programmable IntervalTimer . ... ... ... ... .... ... ... ... .... ... ... ... ... 7

1.3.3

Programmable Interrupt Controller ... ... ... .... ... ... ... .... ... ... ... ... 7

1.4

IDE CONTROLLERS . ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... ... 7

1.5

POWER MANAGEMENT . ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... ... 8

1.5.1

GPIO Interface .. ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... ... 8

1.6

XPRESSAUDIO . .... ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... ... 8

1.6.1

AC97 Codec Interface . . .... ... ... ... ... .... ... ... ... .... ... ... ... ... 8

1.6.2

VSA Technology Support Hardware .. ... ... .... ... ... ... .... ... ... ... ... 8

1.7

DISPLAY SUBSYSTEMEXTENSIONS ... ... ... ... .... ... ... ... .... ... ... ... ... 9

1.8

CLOCK GENERATION .. ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 10

1.9

UNIVERSAL SERIAL BUS ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 10

1.10

PROCESSOR SUPPORT ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 11

2.0

SignalDefinitions . ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. . 12

2.1

PIN ASSIGNMENTS . ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 13

2.2

SIGNALDESCRIPTIONS ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 22

2.2.1

Reset Interface . . ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 22

2.2.2

Clock Interface . . ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 22

2.2.3

CPU Interface ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 23

2.2.4

PCI Interface ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 24

2.2.5

ISA Bus Interface ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 27

2.2.6

ROM Interface . . ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 30

2.2.7

IDE Interface ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 31

2.2.8

USB Interface ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 32

2.2.9

Game Portand General PurposeI/O Interface ... ... ... ... .... ... ... ... .. 32

2.2.10

AudioInterface .. ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 33

2.2.11

Display Interface . ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 34

2.2.12

DCLK PLL .. ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 38

2.2.13

Power, Ground,and Reserved ... ... ... ... .... ... ... ... .... ... ... ... .. 39

2.2.14

Internal Test andMeasurement .. ... ... ... .... ... ... ... .... ... ... ... .. 39

3.0

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

3.1

PROCESSOR INTERFACE . . ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 41

3.1.1

Display Subsystem Connections . ... ... ... .... ... ... ... .... ... ... ... .. 42

3.1.2

PSERIAL PinInterface .. .... ... ... ... ... .... ... ... ... .... ... ... ... .. 44

3.1.2.1

Video Retrace Interrupt .. ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 44

3.2

PCI BUS INTERFACE ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 45

3.2.1

PCI Initiator . ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 45

3.2.2

PCI Target .. ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 46

3.2.3

Special Bus Cycles–Shutdown/Halt . . ... ... .... ... ... ... .... ... ... ... .. 47

3.2.4

PCI Bus Parity . . ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 47

3.2.5

PCI InterruptRouting Support ... ... ... ... .... ... ... ... .... ... ... ... .. 48

3.2.6

Delayed Transactions ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 48

CS5530 数据表(PDF) 3 Page - National Semiconductor (TI)

CS5530 数据表(HTML) 3 Page - National Semiconductor (TI)

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

数据表下载